漏洞总结 漏洞概述 OpenXiangShan 处理器在 M-mode 下无法正确处理特定序列的非法指令。当触发非法指令异常时,处理器未能按预期执行异常处理程序,导致执行中断。 影响范围 受影响组件:OpenXiangShan 处理器 触发条件:特定序列的非法指令 影响:异常处理失败,执行中断 修复方案 该漏洞已在 PR #3966 中修复,修复内容为:fixCSRs: fix shadow writing for custom PMA CSRs not in 'csrWrMap' POC 代码